Все
 
 
 


Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов
 
Код статьиS000523100001488-0-1
DOI10.31857/S000523100001488-0
Тип публикации Статья
Статус публикации Опубликовано
Авторы
Ефанов Д. В. 
Аффилиация: ООО “ЛокоТех-Сигнал”, Российский университет транспорта (МИИТ)
Адрес: Российская Федерация, Москва
Сапожников В. В.
Аффилиация: Петербургский государственный университет путей сообщения Императора Александра I
Адрес: Российская Федерация, Санкт-Петербург
Сапожников Вл. В.
Аффилиация: Петербургский государственный университет путей сообщения Императора Александра I
Адрес: Российская Федерация, Санкт-Петербург
Название журналаАвтоматика и телемеханика
ВыпускВыпуск 9
Страницы79-94
Аннотация

Предложена новая структура самопроверяемого комбинационного устройства, в которой на основе использования свойств кодов паритета и Бергера, а также кода с обнаружением всех двукратных ошибок в информационных векторах всегда может быть решена задача обнаружения всех одиночных неисправностей логических элементов без преобразования структуры исходного устройства. Рассмотрены свойства двоичных кодов с обнаружением всех двукратных ошибок, которые могут быть использованы при построении предлагаемой структуры. Приведен пример построения новой структуры.

Ключевые словакомбинационное устройство, самопроверяемая схема встроенного контроля, независимые выходы, монотонно независимые выходы, монотонно и асимметрично независимые выходы, код паритета, код Бергера, код с обнаружением двукратных ошибок
Получено09.10.2018
Дата публикации11.10.2018
Кол-во символов552
Цитировать   Скачать pdf Для скачивания PDF необходимо авторизоваться
Размещенный ниже текст является ознакомительной версией и может не соответствовать печатной.

всего просмотров: 1323

Оценка читателей: голосов 0 

1. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981.
2. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Дмитриев В.В. Новые структуры систем функционального контроля логических схем // АиТ. 2017. 
№ 2. С. 127–143.
3. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989.
4. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // J. Electron. Testing: Theory Appl. 1994. No. 1. 
P. 19–28.
5. Сапожников В.В., Сапожников Вл.В, Гёссель М., Морозов А.А. Метод построения комбинационных самопроверяемых устройств с обнаружением всех
одиночных неисправностей // Электронное моделирование. 1998. Т. 20. № 6. C. 70–80.
6. Saposhnikov V.V., Morosov A., Saposhnikov Vl.V., G¨oessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // J. Electron.  Testing: Theory Appl. 1998. V. 12. No. 1–2. P. 41–53.
7. Morosow A., Sapozhnikov V.V., Sapozhnikov Vl.V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design.
1998. V. 5. No. 4. P. 333–345.
8. Matrosova A.Yu., Levin I., Ostanin S.A. Self-Checking Synchronous FSM Network Design with Low Overhead // VLSI Design. 2000. V. 11. No. 1. P. 47–58.
9. Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes // Proc. 23 IEEE VLSI Test Sympos. (VTS’05). 2005. P. 315–320.
10. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006.

11. G¨oessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V.,
2008.
12. Аксёнова Г.П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления. 2008. № 5. С. 62–66.
13. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О свойствах кода с суммированием в схемах функционального контроля // АиТ. 2010. № 6. С. 155–162.
14. Kumar S.S. Concurrent Error Detection and Correction for Orthogonal Latin Squares Encoders and Syndrome Computation // Int. J. Advanced Res. Comput.
Engin. & Technol. 2015. V. 4. No. 1. P. 159–175.
15. Kumar B.V.S., Kumar G.P. VLSI Design of Error Detection and Correction Orthogonal Latin Square Codes // Int. J. Advanced Res. Comput. Engin. & Technol.
2016. V. 3. No. 10. P. 2816–2819.
16. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Условия обнаружения неисправности логического элемента в комбинационном устройстве при функциональном контроле на основе кода Бергера // АиТ. 2017. № 5. С. 152–165.
17. Hamming R.W. Error Detecting and Correcting Codes // Bell Syst. Technic. J. 1950. 29 (2). P. 147–160.
18. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Blyudov A. Analysis of Error-Detection Possibilities of CED Circuits Based on Hamming and Berger Codes // Proc. 11 IEEE East-West Design & Test Symposium (EWDTS‘2013), Rostov-on-Don, Russia, September 27–30, 2013. P. 200–207.
19. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Особенности применения кодов Хэмминга при организации самопроверяемых схем встроенного контроля // Изв. вузов. Приборостроение. 2018. Т. 61. № 1. С. 47–59.
20. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Dmitriev V. New Sum Code for Effective Detection of Double Errors in Data Vectors // Proc. 13 IEEE East-West Design & Test Symposium (EWDTS‘2015), Batumi, Georgia, September 26–29, 2015. P. 154–159.
21. Дмитриев В.В., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Коды с суммированием с эффективным обнаружением двукратных ошибок для организации систем функционального контроля логических устройств // АиТ. 2018. № 4. С. 105–122.
22. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Dmitriev V. Weighted Sum Code Without Carries – is an Optimum Code with Detection of Any Double Errors in Data Vectors // Proc. 14 IEEE East-West Design & Test Symposium (EWDTS‘2016), Yerevan, Armenia, October 14–17, 2016. P. 134–141.
23. Гессель М., Морозов А.А., Сапожников В.В., Сапожников Вл.В. Исследование комбинационных самопроверяемых устройств с независимыми и монотонно независимыми выходами // АиТ. 1997. № 2. С. 180–193.
24. Kubal´ik P., Kub´atov´a H. Parity Codes Used for On-Line Testing in FPGA // Acta Polytechnika. 2005. V. 45. No. 6. P. 53–59.
25. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference,
Hershey – New York, IGI Global, 2011.
26. Boreck´y J., Kohl´ik M., Kub´atov´a H. Parity Driven Reconfigurable Duplex System // Microproces. Microsyst. 2017. V. 52. P. 251–260.

Система Orphus

Загрузка...
Вверх